DDR3在大容量【liàng】🉑内存的【nèi cún de】支持较好，而大容量【liàng】🉑内存的【nèi cún de】分水🙈岭是【shì】🎼4GB这个容【zhè gè róng】量【liàng】🉑，4GB是【shì】😁32位【wèi】操作🧣系统的执行上限😅（不考虑【bú kǎo lǜ】🚳PAE等等的🙅内存映像模式【xiàng mó shì】🚮，因这些【yīn zhè xiē】🤰32位【wèi】🐍元元延【yuán yuán yán】伸模式【shì】🚮只是【shì】😁过【guò】渡方式【shì】🚮，会降低效能，不会在零售市【líng shòu shì】场【chǎng】🥓成为技【chéng wéi jì】术主流）当市场【dāng shì chǎng】🗝需求超过【guò】4GB的时候，64位【wèi】🐍CPU与操作系统就是【shì】😁唯一的解决方案，此时也就是【shì】😁DDR3内存的【nèi cún de】普及时👡期。DDR3 UB DIMM 2007进入市【jìn rù shì】💘场【chǎng】🥓，成为主【chéng wéi zhǔ】流时间点多数厂商预【chǎng shāng yù】🎲计会是【shì】😁到2010年【nián】。DDR3内存相对于🌷DDR2内存，其实只是【shì】😁规格上【guī gé shàng】的提🛍高，并没有【bìng méi yǒu】真正的🗑全面换代的新架构【jià gòu】。DDR3接触针🏜脚数目😲同DDR2皆为🛅240pin。但是【shì】😁防呆的【fáng dāi de】缺口位【wèi】🐍置不同🗻。

    一、与DDR2相比【xiàng bǐ】🎲DDR3具有的优点🏖（桌上型【zhuō shàng xíng】unbuffered DIMM）： 

    1.速度更🥟快：prefetch buffer宽度从【cóng】🧤4bit提升到【dào】8bit，核心同频率👌下数据传😛输量将🏄会是【huì shì】DDR2的两倍⏸。
　　　　
    2.更省电：DDR3 Module电压从【diàn yā cóng】DDR2的1.8V降低到【jiàng dī dào】1.5V，同频率👌下比🎓DDR2更省电，搭配SRT（Self-Refresh Temperature）功能【gōng néng】，内部增加温度senser，可依温【kě yī wēn】度动态【dù dòng tài】控制更新率（RASR，Partial Array Self-Refresh功能【gōng néng】），达到【dào】省电目的【diàn mù de】♌。
　　　　
    3.容量更大：更多的Bank数量，依照JEDEC标准，DDR2应可出👐到【dào】单位元【yuán】🤽元【yuán】4Gb的容量（亦即单条【dān tiáo】模块【mó kuài】📘可到【dào】🚣8GB），但目前🏭许多💱DRAM 厂商的🍸规划【guī huá】，DDR2生产可🛴能会跳【néng huì tiào】过这个【guò zhè gè】4Gb单位元【yuán】🤽元【yuán】容量，也就是【yě jiù shì】🚒说届时单条【dān tiáo】DDR2的DRAM模块【mó kuài】📘，容量最【róng liàng zuì】大可能只会到【dào】4GB。而💁DDR3模块【mó kuài】📘容量将从【cóng】1GB起跳♈，目前规划【guī huá】单条【dān tiáo】模块【mó kuài】📘到【dào】16GB也没问【yě méi wèn】题【tí】（注意【zhù yì】：这里指🛁的是零售组装市场专用的【yòng de】🔏unbuffered DIMM而💁言【yán】，server用的【yòng de】🔏FB与🏺Registered不在此限💤）。

    二【èr】、DDR2与【yǔ】DDR3内存的📴特性区别🗼：

    1、逻辑Bank数量
　　　　
    DDR2 SDRAM中有【zhōng yǒu】4Bank和8Bank的设计【de shè jì】😀，目的就🏚是为了【shì wéi le】应对未【yīng duì wèi】来大容量芯片的需求。而🗂DDR3很可能【néng】🈸将从2Gb容量起【róng liàng qǐ】📰步✨，因此起😭始的逻【shǐ de luó】辑Bank就是【jiù shì】😒8个，另外还为未来♏的16个逻辑Bank做好了📑准备。
　　　　
    2、封装【fēng zhuāng】（Packages）
　　　　
    由于DDR3新增了【xīn zēng le】一些功能【néng】🈸，在引脚🔟方面会【fāng miàn huì】有所增加，8bit芯片采🕚用【yòng】♊78球【qiú】🌆FBGA封装【fēng zhuāng】，16bit芯片采🕚用【yòng】♊96球【qiú】🌆FBGA封装【fēng zhuāng】，而🗂DDR2则有60/68/84球【qiú】🌆FBGA封装【fēng zhuāng】三种规格。并且【bìng qiě】DDR3必须是【bì xū shì】绿色封装【fēng zhuāng】，不能【néng】🈸含有任何有害【hé yǒu hài】物🏚质🏷。
　　　　
    3、突发长【tū fā zhǎng】度（BL，Burst Length）

    由于DDR3的预取【de yù qǔ】为【wéi】8bit，所以突发传输【shū】😉周期（BL，Burst Length）也固定【yě gù dìng】为【wéi】8，而对于DDR2和早期的DDR架构的系统【xì tǒng】🥋，BL=4也是常【yě shì cháng】✏用的🕹，DDR3为【wéi】此增🦄加了一🤒个🔃4-bit Burst Chop（突发突🍸变）模式【mó shì】，即由一【jí yóu yī】个🔃BL=4的读取🕍操作加🐍上一个🔃BL=4的写入🦗操作来🤘合成一个🔃BL=8的数据突发传输【shū】😉，届时可通过【tōng guò】A12地址线【dì zhǐ xiàn】来控制【lái kòng zhì】这一突【zhè yī tū】发模式【mó shì】🔶。
　　　　
    4、寻址时序【xù】（Timing）

    就像DDR2从【cóng】DDR转变而【zhuǎn biàn ér】🐗来后延迟周期📼数【shù】增加一样，DDR3的【de】📟CL周期也将比DDR2有所提高🐜。DDR2的【de】📟CL范围一【fàn wéi yī】般在2至【zhì】5之间【zhī jiān】，而🐗 DDR3则在5至【zhì】11之间【zhī jiān】，且附加🚣延迟（AL）的【de】设计🤦也有所🎛变化。DDR2时【shí】🌉AL的【de】📟范围是【fàn wéi shì】0至【zhì】4，而🐗DDR3时【shí】🌉AL有三种🎼选项，分别是0、CL-1和CL -2。另外，DDR3还新增🤐加了一【jiā le yī】🐷个时【shí】🌉序参数【xù cān shù】🍞——写入延📽迟（CWD），这一参数【shù】🍞将根据【jiāng gēn jù】具体的【de】工作😩频率而【pín lǜ ér】🐗定。