1.主频

　　主频也叫时钟频率，单位是【dān wèi shì】🔫MHz，用来表示CPU的运算【de yùn suàn】🐀速度【sù dù】。CPU的主频＝外频💳×倍频系🎀数➖。很多人认为主🐛频就决🔊定着【dìng zhe】💁CPU的运行【de yùn háng】速度【sù dù】，这不仅【zhè bú jǐn】🍔是个片✔面的【miàn de】🍧，而且对于服务【yú fú wù】器来讲🎁，这个认识也出【chū】🐝现了偏【xiàn le piān】差【chà】。至今🔍，没有一条确定【tiáo què dìng】📿的公式能够实👁现主频【xiàn zhǔ pín】和实际【hé shí jì】🍑的运算【de yùn suàn】🐀速度两【sù dù liǎng】者之间的数值【de shù zhí】🛵关系，即使是两大处【liǎng dà chù】理器📇厂家Intel和【hé】AMD，在这点上也存在着很🐦大的争议🖊，我们从【wǒ men cóng】Intel的产品【de chǎn pǐn】的发展趋势，可以看🕞出【chū】Intel很注重加强自【jiā qiáng zì】身主频🚁的发展。像其他【xiàng qí tā】🕕的处理【de chù lǐ】🤩器厂家😼，有人曾经拿过一快1G的全美达来做比较💰，它的运行【de yùn háng】效率相当于【xiàng dāng yú】📀2G的Intel处理器📇。
　　
　　所以，CPU的主频与CPU实际的运算【de yùn suàn】🐀能力是没有直【méi yǒu zhí】接关系【jiē guān xì】的，主频表【zhǔ pín biǎo】示在CPU内数➖字脉冲信号震【xìn hào zhèn】荡的速度【sù dù】。在Intel的处理【de chù lǐ】🤩器产品【qì chǎn pǐn】中，我们也【wǒ men yě】可以看🕞到这样的例子💟：1 GHz Itanium芯片能👗够表现👘得差【chà】不多跟2.66 GHz Xeon/Opteron一样快【yī yàng kuài】💲，或是1.5 GHz Itanium 2大约跟4 GHz Xeon/Opteron一样快【yī yàng kuài】💲。CPU的运算【de yùn suàn】🐀速度【sù dù】还要看CPU的流水线的各【xiàn de gè】方面的【miàn de】🍧性能指【xìng néng zhǐ】标。

　　当然，主频和实际的🍝运算速度是有【dù shì yǒu】🏬关的，只能说【zhī néng shuō】主频仅【zhǔ pín jǐn】仅是【jǐn shì】⚽CPU性能🥍表【biǎo】现的一个方面，而不代🎊表【biǎo】CPU的整体🧤性能🥍。
　　
　　2.外频【wài pín】

　　外频【wài pín】🏔是🎈CPU的【de】基准✔频率【pín lǜ】，单位也是🎈MHz。CPU的外频【de wài pín】⛹决定【jué dìng】🎾着整块主🏏板的【de】运行速度【háng sù dù】。说白了，在台式机♒中【zhōng】，我们所【wǒ men suǒ】说的超【shuō de chāo】频，都是【dōu shì】🎈超CPU的外频【de wài pín】⛹（当然一🌫般情况📓下，CPU的倍频【de bèi pín】都是【dōu shì】🎈被锁住的【de】✂）相信这点是【diǎn shì】🎈很好理【hěn hǎo lǐ】解🧓的【de】。但对于👧服务器【qì】🤕CPU来讲💩，超频是🎈绝对不允许的【de】。前面说🍷到CPU决定【jué dìng】🎾着主板的【de】🎈运行速度【háng sù dù】，两者是🎈同步运【bù yùn】😡行的【háng de】🏼，如果把服务器【qì】🤕CPU超频了，改变了【gǎi biàn le】外频【wài pín】🏔，会产生异步运【bù yùn】🥌行，（台式机♒很多主【hěn duō zhǔ】板都支持异步【chí yì bù】运🥌行）这样会造成整个服务【gè fú wù】器【qì】🤕系统的【de】不稳定🎾。
　　
　　目前的【de】绝大部分电脑系统中【zhōng】外频【wài pín】🏔也是🎈内存与【nèi cún yǔ】主板之间的同【jiān de tóng】步运【bù yùn】😡行的【háng de】🏼速度【dù】，在这种方式下，可以理🐡解为【jiě wéi】CPU的外频【de wài pín】⛹直接与【zhí jiē yǔ】🥕内存相连通，实现两者间的同【jiān de tóng】步运【bù yùn】😡行状态✍。外频【wài pín】🏔与前端总【qián duān zǒng】🈚线【xiàn】🈯(FSB)频率【pín lǜ】很🕴容易被🌑混为一【hún wéi yī】谈，下面的【de】前端总【qián duān zǒng】🈚线介绍【xiàn jiè shào】💚我们谈🌯谈两者【tán liǎng zhě】的区别【de qū bié】。
　　
　　3.前端总【qián duān zǒng】🈚线【xiàn】🈯(FSB)频率【pín lǜ】

　　前端总【qián duān zǒng】🏐线【xiàn】🤞(FSB)频率【pín lǜ】💈(即总线【zǒng xiàn】⤵频率【pín lǜ】💈)是直接影响🏷CPU与内存【yǔ nèi cún】直接数🏳据交换速度【sù dù】🎃。有一条公式可【gōng shì kě】🚨以计算，即数据【shù jù】带🚤宽【kuān】💧＝(总线【zǒng xiàn】⤵频率【pín lǜ】💈×数据【shù jù】带🚤宽【kuān】💧)/8，数据【shù jù】📳传输最【chuán shū zuì】大带🤳宽【kuān】💧取决于所有同时传输的数据【de shù jù】🕕的宽【kuān】💧度和传【dù hé chuán】输频🎵率👆。比方【bǐ fāng】😧，现在的【xiàn zài de】👈支持64位的至强Nocona，前端总【qián duān zǒng】🏐线【xiàn】🤞是800MHz，按照公式，它的数💣据传输🚸最大带🤳宽【kuān】💧是6.4GB/秒😍。
　　
　　外频与【wài pín yǔ】🍧前端总【qián duān zǒng】🏐线【xiàn】🤞(FSB)频率【pín lǜ】💈的区别【de qū bié】🔭：前端总【qián duān zǒng】🏐线【xiàn】🤞的速度【de sù dù】🐥指的是数据【shù jù】🛌传输的速度【de sù dù】🐥，外频是🎊CPU与主板🎥之间同步运行的速度【de sù dù】🐥。也就是说【shuō】🛶，100MHz外频特指数字脉冲信【mò chōng xìn】号在【zài】每秒😍钟震荡一千万次；而100MHz前端总【qián duān zǒng】🏐线【xiàn】🤞指的是每秒😍钟CPU可接受的数据【de shù jù】🕕传输量🤝是100MHz×64bit÷8Byte/bit=800MB/s。
　　
　　其实现【qí shí xiàn】在【zài】“HyperTransport”构架的出现，让这种实际意义上的👮前端总【qián duān zǒng】🏐线【xiàn】🤞(FSB)频率【pín lǜ】发🤙生了变【shēng le biàn】化【huà】。之前我🌫们知道【men zhī dào】IA-32架构必须有三大重要【dà chóng yào】的构件【de gòu jiàn】：内存控制器【qì】👻Hub (MCH) ,I/O控制器【qì】👻Hub和PCI Hub，像😷Intel很典型的芯片【de xīn piàn】组【zǔ】 Intel 7501、Intel7505芯片组【xīn piàn zǔ】，为【wéi】双至强处理器【chù lǐ qì】😲量身定做的【zuò de】，它们所包含的【bāo hán de】MCH为【wéi】CPU提供了频率【pín lǜ】为【wéi】📤533MHz的前端【de qián duān】总🏐线【xiàn】🤞，配合DDR内存，前端总【qián duān zǒng】🏐线【xiàn】🤞带宽【dài kuān】💧可达到【kě dá dào】🎹4.3GB/秒😍。但随着处理器【chù lǐ qì】😲性能不断提高【duàn tí gāo】同时给系统架🎡构带来了很多【le hěn duō】问题。而“HyperTransport”构架不【gòu jià bú】但解决🤲了问题【le wèn tí】，而且更有效地【yǒu xiào dì】提高了总线带【zǒng xiàn dài】🍙宽【kuān】💧，比方【bǐ fāng】😧AMD Opteron处理器【chù lǐ qì】😲，灵活的HyperTransport I/O总线【zǒng xiàn】体🧡系结构让它整【ràng tā zhěng】合了内存控制器【qì】👻，使处理器【chù lǐ qì】😲不通过系统总线【zǒng xiàn】传🌍给芯片组【xīn piàn zǔ】而直接和内【jiē hé nèi】存交换【cún jiāo huàn】🔗数据【shù jù】📳。这样的🕜话【huà】，前端总【qián duān zǒng】🏐线【xiàn】🤞(FSB)频率【pín lǜ】💈在【zài】AMD Opteron处理器【chù lǐ qì】😲就不知🌪道从何谈起了🕖。
　　
　　4、CPU的位和🌜字长

　　位：在数字电路和【hé】🚶电脑技【diàn nǎo jì】术中采🐛用二进😈制👙，代码只【dài mǎ zhī】🌩有【yǒu】“0”和【hé】🚶“1”，其中无🤧论是 “0”或是【huò shì】“1”在CPU中都是 一【yī】“位”。

　　字长：电脑技术中对【shù zhōng duì】CPU在单位【zài dān wèi】时间【jiān】内(同一时间【jiān】)能一次处理的【chù lǐ de】🏺二进制【zhì】⏬数【shù】的位🛩数【shù】叫【jiào】字长。所以能【suǒ yǐ néng】🦆处理字【chù lǐ zì】长为8位数据【shù jù】👅的🦐CPU通常就🥉叫【jiào】8位的【wèi de】🤮CPU。同理【tóng lǐ】🕘32位的【wèi de】🤮CPU就能在单位【zài dān wèi】时间内处【jiān nèi chù】理字长【lǐ zì zhǎng】为32位的【wèi de】🤮二进制【zhì】⏬数据【shù jù】。字节🔦和字长的【zì zhǎng de】👅区别：由于常【yóu yú cháng】用【yòng】😦的🦐英文字符用【yòng】😦8位二进【wèi èr jìn】制【zhì】⏬就可以表示，所以通😹常就将8位称为🐌一个字【yī gè zì】📍节🔦。字长的【zì zhǎng de】👅长度是不固定的🦐，对于不🥔同的🦐CPU、字长的【zì zhǎng de】👅长度也不一样。8位的【wèi de】🤮CPU一次只🧦能处理【néng chù lǐ】🧤一个字【yī gè zì】📍节🔦，而32位的【wèi de】🤮CPU一次就能处理【néng chù lǐ】🧤4个字节🔦，同理【tóng lǐ】🕘字长为【zì zhǎng wéi】64位的【wèi de】🤮CPU一次可以处理8个字节🔦。
　　
　　5.倍频系🐄数【shù】

　　倍频系【bèi pín xì】数是指📕CPU主频与【zhǔ pín yǔ】❗外频之间的【de】相对比例👐关系【guān xì】。在相同【zài xiàng tóng】的外频【de wài pín】下【xià】，倍频越高CPU的【de】频率也越高。但实际上【shàng】，在相同【zài xiàng tóng】外频的【de】💗前提下【xià】，高倍频🗡的【de】CPU本身意义并不大。这是因为CPU与系统🎣之间数据传输🏄速度【sù dù】是有限的【de】💄，一味追求高倍频🗡而得到高主🧑频的【de】💗CPU就会出现明显【xiàn míng xiǎn】🦖的【de】“瓶颈【píng jǐng】🤺”效应—CPU从系统【cóng xì tǒng】🖕中得到数据的【shù jù de】极限速➖度不能够满足【gòu mǎn zú】🌍CPU运算的【yùn suàn de】速度【sù dù】。一般除了工程【le gōng chéng】样版的【de】🎱Intel的【de】CPU都是锁了倍频🚧的【de】，而AMD之前都🔦没有锁【méi yǒu suǒ】。

　　6.缓存

　　缓存大【dà】🏅小也是【xiǎo yě shì】🚡CPU的重要🗃指标之🛀一【yī】，而且缓存的【cún de】🥂结构和大【dà】🏅小对🚛CPU速度的【sù dù de】影响非【yǐng xiǎng fēi】常大【dà】🔈，CPU内缓存🔣的运行【de yùn háng】频率极🎈高，一【yī】般是【shì】💄和处理【hé chù lǐ】器同频运作，工作效【gōng zuò xiào】😑率远远🐈大于系【dà yú xì】☝统内存和硬盘。实际工作时，CPU往往需✈要重复【yào chóng fù】读取同【dú qǔ tóng】样的数⚪据块，而缓存【ér huǎn cún】容量的增大【dà】🏅，可以大【dà】🛵幅度提升CPU内部读【nèi bù dú】取数据的命中😧率🧐，而不用再到内【zài dào nèi】🐬存或者硬盘上寻找，以此提高系统😽性能。但是【shì】🚡由于CPU芯片面🎓积和成【jī hé chéng】本的因【běn de yīn】素来考虑🌇，缓存都【huǎn cún dōu】很小。
　　
　　L1　Cache(一级缓【yī jí huǎn】存)是【shì】🚡CPU第一【yī】层高速缓【gāo sù huǎn】存，分为数【fèn wéi shù】🌧据缓存【jù huǎn cún】和指令缓存。内置的【nèi zhì de】🏁L1高速缓【gāo sù huǎn】存的【cún de】🥂容量和【róng liàng hé】结构对🐸CPU的性能影响较📽大【dà】🏅，不过高速缓【gāo sù huǎn】冲存储器💓均由静【jun1 yóu jìng】态【tài】😪RAM组成🏒，结构较复杂，在【zài】CPU管芯面积不能太大【dà】🏅的情况下，L1级高速缓【gāo sù huǎn】存的【cún de】🥂容量不可能做得太大【dà】🏅。一【yī】般服🌃务器⏩CPU的L1缓存的【cún de】🥂容量通常在【cháng zài】32—256KB。

 　　L2　Cache(二级缓【èr jí huǎn】存【cún】🔄)是CPU的【de】第二😌层高速📴缓存【huǎn cún】🔄，分内部【fèn nèi bù】和外部♋两种【zhǒng】芯片。内部的【nèi bù de】🔹芯片二级缓【èr jí huǎn】存【cún】🔄运行速😓度与主【dù yǔ zhǔ】频相同，而外部🏍的【de】🔹二级缓【èr jí huǎn】存则【cún zé】😔只有主频的【pín de】🔹一半【yī bàn】。L2高速缓存【huǎn cún】🔄容量也会影响CPU的【de】🔹性能【xìng néng】，原则是【yuán zé shì】越大【dà】越😎好，现在家💜庭用【yòng】🎬CPU容量最🧗大【dà】的【de】是🧢512KB，而服务器和工👢作站上【shàng】📠用【yòng】🎬CPU的【de】🔹L2高速缓存【huǎn cún】🔄更高达【gèng gāo dá】256-1MB，有的【yǒu de】🔹高达2MB或者3MB。
　　
　　L3　Cache(三级缓存【huǎn cún】🔄)，分为两种【zhǒng】，早期的【de】🔹是外置🏳，现在的【de】🔹都是内置的【de】🍳。而它的【ér tā de】👓实际作用【yòng】即是♌，L3缓存的【huǎn cún de】😆应用【yòng】🎬可以进一步降【yī bù jiàng】低🌂内存【cún】延🚢迟，同时提😼升【shēng】🤘大【dà】⬇数据量计算【jì suàn】🏃时处理器【chù lǐ qì】🎪的【de】🔹性能【xìng néng】。降低内🐪存【cún】延迟🏸和提升【hé tí shēng】🤘大【dà】⬇数据量计算【jì suàn】🏃能力对🐮游戏都很有帮助🍖。而在服🤷务器领域增加💎L3缓存【huǎn cún】🔄在性能【xìng néng】方🆓面仍然🛂有显著【yǒu xiǎn zhe】的【de】🔹提升【tí shēng】🤘。比方具【bǐ fāng jù】有较大【yǒu jiào dà】⬇L3缓存的【huǎn cún de】😆配置利用【yòng】🎬物理内存【cún】会🌦更有效【gèng yǒu xiào】，故它比【gù tā bǐ】🚇较慢的【de】🔹磁盘【cí pán】I/O子系统【zǐ xì tǒng】可以处【kě yǐ chù】理更多【lǐ gèng duō】的【de】数据🦐请求。具有较大【yǒu jiào dà】⬇L3缓存的【huǎn cún de】😆处理器【chù lǐ qì】🎪提供更🌐有效的【de】🔹文件系🥃统缓存【huǎn cún】🔄行为及较短消【jiào duǎn xiāo】息和处【xī hé chù】理器🎪队列长【duì liè zhǎng】度。
　　
　　其实最早的【de】🔹L3缓存【huǎn cún】🔄被应用【bèi yīng yòng】🎬在AMD发布的【de】🔹K6-III处理器【chù lǐ qì】🎪上【shàng】📠，当时的【dāng shí de】🗂L3缓存【huǎn cún】🔄受限于【shòu xiàn yú】制造工【zhì zào gōng】艺，并没有被集成【bèi jí chéng】进芯片内部，而是集成在主板上【bǎn shàng】📠。在只能够和系【gòu hé xì】统总线频率同👎步的【de】🔹L3缓存【huǎn cún】🔄同主内存【cún】🕚其实差不了多少🤘。后来使用【yòng】🎬L3缓存的【huǎn cún de】😆是英特📐尔为服【ěr wéi fú】🛃务器市场所推🦕出的【chū de】🕴Itanium处理器【chù lǐ qì】🎪。接着就是P4EE和至强👨MP。Intel还打算推出一【tuī chū yī】🎪款9MB L3缓存的【huǎn cún de】😆Itanium2处理器【chù lǐ qì】🎪，和以后24MB L3缓存的【huǎn cún de】😆双核心【shuāng hé xīn】🏦Itanium2处理器【chù lǐ qì】🎪。
　　
　　但基本上【shàng】📠L3缓存【huǎn cún】🔄对处理【duì chù lǐ】器🎪的【de】🔹性能提【xìng néng tí】高显得不是很【bú shì hěn】重要【chóng yào】🗡，比方配【bǐ fāng pèi】👑备【bèi】1MB L3缓存的【huǎn cún de】😆Xeon MP处理器【chù lǐ qì】🎪却仍然不是【bú shì】Opteron的【de】🔹对手，由此可见前端【jiàn qián duān】总线的【de】🔹增加🚚，要比缓💨存【cún】增加🚚带来更有效【gèng yǒu xiào】的【de】🔹性能提【xìng néng tí】升【shēng】🤘。
　　
　　7.CPU扩展指令集

　　CPU依靠指【yī kào zhǐ】令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件【qí yìng jiàn】电路相配合的【pèi hé de】🐄指令系统。指令的【de】🙆强弱也🥧是【shì】CPU的【de】🌨重要指标，指令集【zhǐ lìng jí】🍲是【shì】提高微处理【wēi chù lǐ】器效率【qì xiào lǜ】🚾的【de】最有🌏效工具【xiào gōng jù】之一。从现阶🕌段的【de】主🔩流体系结构讲【jié gòu jiǎng】，指令集【zhǐ lìng jí】🍲可分为【kě fèn wéi】复杂指令集【zhǐ lìng jí】🍲和精简指令集【zhǐ lìng jí】🍲两部分【liǎng bù fèn】🐯，而从具【ér cóng jù】体运用🥃看，如【rú】🚳Intel的【de】🌨MMX（Multi Media Extended）、SSE、 SSE2（Streaming-Single instruction multiple data-Extensions 2）、SEE3和AMD的【de】🌨3DNow!等都是【shì】CPU的【de】🌨扩展指【kuò zhǎn zhǐ】令集【lìng jí】🍲，分别增强了CPU的【de】🌨多媒体、图形图象和📄Internet等的处【děng de chù】🤡理能力。我们通常会把CPU的【de】🌨扩展指【kuò zhǎn zhǐ】令集【lìng jí】🍲称为"CPU的【de】🌨指令集【zhǐ lìng jí】🍲"。SSE3指令集【zhǐ lìng jí】🍲也是目【yě shì mù】🔋前规模最小的【zuì xiǎo de】❣指令集【zhǐ lìng jí】🍲，此前MMX包含有【bāo hán yǒu】57条命令【tiáo mìng lìng】🥟，SSE包含有【bāo hán yǒu】50条命令【tiáo mìng lìng】🥟，SSE2包含有【bāo hán yǒu】144条命令【tiáo mìng lìng】🥟，SSE3包含有【bāo hán yǒu】13条命令【tiáo mìng lìng】🥟。目前【mù qián】SSE3也是【shì】最😧先进的【xiān jìn de】🌨指令集【zhǐ lìng jí】🍲，英特尔Prescott处理器【chù lǐ qì】已经支【yǐ jīng zhī】🚱持SSE3指令集【zhǐ lìng jí】🍲，AMD会在未🈴来双核心处理【xīn chù lǐ】✨器当中✝加入对SSE3指令集【zhǐ lìng jí】🍲的【de】支持👝，全美达的【de】🌨处理器【chù lǐ qì】也将支持这一指令😻集。
　　
　　8.CPU内核和I/O工作电压【yā】

　　从🔕586CPU开始，CPU的工作电压【diàn yā】分🐁为内核电压【diàn yā】和I/O电压两【diàn yā liǎng】🍽种【zhǒng】，通常【tōng cháng】CPU的核心电压【diàn yā】小于等于【yú děng yú】I/O电压【diàn yā】。其中内【qí zhōng nèi】Ⓜ核电压【diàn yā】的大小【de dà xiǎo】⭕是根据CPU的生产工艺而定，一般制【yī bān zhì】🎖作工艺越小，内核工【nèi hé gōng】作电压【diàn yā】越低【yuè dī】🐅；I/O电压【diàn yā】一般都在🐠1.6~5V。低电压【diàn yā】能解决【néng jiě jué】🎇耗电过大和发热过高的问题🆒。
　　
　　9.制造工🎣艺

　　制造工【zhì zào gōng】艺的微【yì de wēi】🚩米是👥指【zhǐ】IC内电路🥣与电路【yǔ diàn lù】之间的【zhī jiān de】👅距离。制造工【zhì zào gōng】艺的【de】趋🔐势是向【shì shì xiàng】😄密集度【mì jí dù】愈高的【gāo de】👅方向发展。密度愈高的【gāo de】👅IC电路设【diàn lù shè】🥝计，意味着⛱在同样【zài tóng yàng】大小面【dà xiǎo miàn】👱积的【de】👅IC中，可以拥【kě yǐ yōng】有密度更高🐆、功能更复杂的【de】👅电路设【diàn lù shè】🥝计。现在主【xiàn zài zhǔ】🥡要的【de】🛥180nm、130nm、90nm。最近官⛽方已经表示有🦄65nm的【de】制造💄工艺了。
10.指【zhǐ】令集🗓
　　
　　（1）CISC指【zhǐ】令集🗓
　　CISC指【zhǐ】令集🗓，也称为复杂指【zhǐ】🛋令集⛑，英文名🦒是👥CISC，（Complex Instruction Set Computer的【de】👅缩写）。在CISC微处理器中，程序的【chéng xù de】✉各条指【zhǐ】🧙令是【lìng shì】👥按顺序【àn shùn xù】串【chuàn】🎄行执行的【de】👅，每条指【zhǐ】令中的【de】👅各个操【gè gè cāo】🦋作也是🆑按顺序【àn shùn xù】串【chuàn】🎄行执行的【de】👅。顺序执【shùn xù zhí】行的【de】优👮点是👥控制简单，但计算【dàn jì suàn】机各部分的【de】👅利用率不高，执行速【zhí háng sù】度慢【dù màn】。其实它是👥英特尔【yīng tè ěr】生产的【shēng chǎn de】👅x86系列【xì liè】（也就是👥IA-32架构）CPU及其兼容🔓CPU，如AMD、VIA的【de】👅。即使是【jí shǐ shì】👥现在新起的【qǐ de】👅X86-64（也被成🐬AMD64）都是👥属于【shǔ yú】CISC的范畴【de fàn chóu】🔫。
　　
　　要知道什么是👥指【zhǐ】令集🗓还要从【hái yào cóng】当今的【de】👅X86架构的【de】⏮CPU说起【shuō qǐ】。X86指【zhǐ】令集🗓是👥Intel为其【wéi qí】